SPC5634MF2MLQ80 32-bit Microcontrollers – MCU NXP 32-bit MCU، پاور آرک کور، 1.5MB فلیش، 80MHz، -40/+125degC، آٹوموٹیو گریڈ، QFP 144
♠ مصنوعات کی تفصیل
| مصنوعات کی خصوصیت | انتساب کی قدر |
| مینوفیکچرر: | این ایکس پی |
| مصنوعات کی قسم: | 32 بٹ مائکروکنٹرولرز - MCU |
| RoHS: | تفصیلات |
| سلسلہ: | MPC5634M |
| بڑھتے ہوئے انداز: | SMD/SMT |
| پیکیج/کیس: | LQFP-144 |
| کور: | e200z3 |
| پروگرام میموری سائز: | 1.5 MB |
| ڈیٹا RAM سائز: | 94 kB |
| ڈیٹا بس کی چوڑائی: | 32 بٹ |
| ADC قرارداد: | 2 x 8 بٹ/10 بٹ/12 بٹ |
| گھڑی کی زیادہ سے زیادہ تعدد: | 80 میگاہرٹز |
| I/Os کی تعداد: | 80 I/O |
| سپلائی وولٹیج - کم سے کم: | 1.14 وی |
| سپلائی وولٹیج - زیادہ سے زیادہ: | 1.32 وی |
| کم از کم آپریٹنگ درجہ حرارت: | - 40 سی |
| زیادہ سے زیادہ آپریٹنگ درجہ حرارت: | + 150 C |
| اہلیت: | AEC-Q100 |
| پیکجنگ: | ٹرے |
| اینالاگ سپلائی وولٹیج: | 5.25 وی |
| برانڈ: | NXP سیمی کنڈکٹرز |
| ڈیٹا RAM کی قسم: | SRAM |
| I/O وولٹیج: | 5.25 وی |
| نمی حساس: | جی ہاں |
| پروڈکٹ: | ایم سی یو |
| مصنوعات کی قسم: | 32 بٹ مائکروکنٹرولرز - MCU |
| پروگرام میموری کی قسم: | فلیش |
| فیکٹری پیک مقدار: | 60 |
| ذیلی زمرہ: | مائیکرو کنٹرولرز - MCU |
| واچ ڈاگ ٹائمر: | واچ ڈاگ ٹائمر |
| حصہ # عرفی نام: | 935311091557 |
| یونٹ وزن: | 1.319 گرام |
♠ 32 بٹ مائکروکنٹرولرز - MCU
یہ 32 بٹ آٹوموٹیو مائیکرو کنٹرولرز سسٹم آن چپ (SoC) ڈیوائسز کا ایک خاندان ہے جس میں MPC5500 فیملی کی تمام خصوصیات اور اعلیٰ کارکردگی 90 nm CMOS ٹیکنالوجی کے ساتھ بہت سی نئی خصوصیات شامل ہیں تاکہ فی فیچر لاگت میں خاطر خواہ کمی اور کارکردگی میں نمایاں بہتری فراہم کی جا سکے۔ اس آٹوموٹیو کنٹرولر فیملی کا جدید اور سستا ہوسٹ پروسیسر کور پاور آرکیٹیکچر® ٹیکنالوجی پر بنایا گیا ہے۔ اس فیملی میں ایسے اضافہ ہیں جو ایمبیڈڈ ایپلی کیشنز میں فن تعمیر کو بہتر بناتے ہیں، اس میں ڈیجیٹل سگنل پروسیسنگ (DSP) کے لیے اضافی انسٹرکشن سپورٹ شامل ہے، ٹیکنالوجیز کو ضم کرتا ہے- جیسے کہ ایک بہتر ٹائم پروسیسر یونٹ، بہتر قطار والا اینالاگ سے ڈیجیٹل کنورٹر، کنٹرولر ایریا نیٹ ورک، اور آج کل کے جدید نظام کے لیے ایک اہم نظام ہے۔ لوئر اینڈ پاور ٹرین ایپلی کیشنز۔ یہ ڈیوائس فیملی Freescale کے MPC5500 فیملی کے لیے مکمل طور پر ہم آہنگ توسیع ہے۔ ڈیوائس میں 94 KB آن چپ SRAM اور 1.5 MB تک کی اندرونی فلیش میموری پر مشتمل میموری کی درجہ بندی کی ایک ہی سطح ہے۔ ڈیوائس میں 'کیلیبریشن' کے لیے ایک بیرونی بس انٹرفیس (EBI) بھی ہے۔ یہ بیرونی بس انٹرفیس MPC5xx اور MPC55xx خاندانوں کے ساتھ استعمال ہونے والی زیادہ تر معیاری یادوں کو سہارا دینے کے لیے ڈیزائن کیا گیا ہے۔
• آپریٹنگ پیرامیٹرز
- مکمل طور پر جامد آپریشن، 0 میگاہرٹز – 80 میگاہرٹز (پلس 2% فریکوئنسی ماڈیولیشن – 82 میگاہرٹز)
-40 ℃ سے 150 ℃ جنکشن درجہ حرارت آپریٹنگ رینج
- کم پاور ڈیزائن
- 400 میگاواٹ سے کم بجلی کی کھپت (برائے نام)
- کور اور پیری فیرلز کے متحرک پاور مینجمنٹ کے لیے ڈیزائن کیا گیا ہے۔
- پیری فیرلز کی سافٹ ویئر کنٹرول کلاک گیٹنگ
- کم پاور اسٹاپ موڈ، تمام گھڑیاں بند ہونے کے ساتھ
- 90 nm عمل میں من گھڑت
- 1.2 V اندرونی منطق
- کور کے لیے 3.3 V اور 1.2 V فراہم کرنے کے لیے اندرونی ریگولیٹر کے ساتھ 5.0 V -10％/+5% (4.5 V سے 5.25 V) کے ساتھ واحد بجلی کی فراہمی
- 5.0 V -10％/+5% (4.5 V سے 5.25 V) رینج کے ساتھ ان پٹ اور آؤٹ پٹ پن
- 35%/65% VDDE CMOS سوئچ لیولز (ہسٹریسس کے ساتھ)
- قابل انتخاب ہسٹریسس
- سلیکٹ ایبل سلیو ریٹ کنٹرول
- 3.3 V سپلائی سے چلنے والے Nexus پن
- EMI میں کمی کی تکنیک کے ساتھ ڈیزائن کیا گیا ہے۔
- فیز لاکڈ لوپ
- سسٹم کلاک فریکوئنسی کی فریکوئنسی ماڈیولیشن
- آن چپ بائی پاس کیپیسیٹینس
- سلیکٹ ایبل سلیو ریٹ اور ڈرائیو کی طاقت
• اعلی کارکردگی e200z335 کور پروسیسر
- 32 بٹ پاور آرکیٹیکچر بک ای پروگرامر کا ماڈل
- متغیر لمبائی انکوڈنگ میں اضافہ
- پاور آرکیٹیکچر انسٹرکشن سیٹ کو اختیاری طور پر مخلوط 16 اور 32 بٹ ہدایات میں انکوڈ کرنے کی اجازت دیتا ہے
- چھوٹے کوڈ سائز میں نتائج
- ایک مسئلہ، 32 بٹ پاور آرکیٹیکچر ٹیکنالوجی کے مطابق CPU
- ترتیب سے عمل درآمد اور ریٹائرمنٹ
- عین مستثنیٰ ہینڈلنگ
- برانچ پروسیسنگ یونٹ
- سرشار برانچ ایڈریس کیلکولیشن ایڈر
- برانچ لوکہیڈ انسٹرکشن بفر کا استعمال کرتے ہوئے برانچ ایکسلریشن
- لوڈ/اسٹور یونٹ
- ایک سائیکل لوڈ میں تاخیر
- مکمل طور پر پائپ لائن
- بڑی اور چھوٹی اینڈین سپورٹ
- غلط طریقے سے رسائی کی حمایت
- زیرو لوڈ ٹو استعمال پائپ لائن بلبلے۔
- بتیس 64 بٹ عمومی مقصد کے رجسٹر (جی پی آر)
- میموری مینجمنٹ یونٹ (MMU) 16-انٹری کے ساتھ مکمل طور پر ایسوسی ایٹیو ترجمہ لک-سائیڈ بفر (TLB)
- الگ الگ انسٹرکشن بس اور لوڈ/اسٹور بس
- ویکٹرڈ انٹرپٹ سپورٹ
- انٹرپٹ لیٹینسی < 120 ns @ 80 میگاہرٹز (انٹرپٹ درخواست سے لے کر انٹرپٹ ایکسپشن ہینڈلر کی پہلی ہدایات پر عمل درآمد تک ماپا جاتا ہے)
